中商情報(bào)網(wǎng)訊:EDA即電子設(shè)計(jì)自動(dòng)化技術(shù),是芯片設(shè)計(jì)環(huán)節(jié)中不可或缺的關(guān)鍵工具,是半導(dǎo)體/集成電路產(chǎn)業(yè)乃至全球數(shù)字經(jīng)濟(jì)的基石。
一、產(chǎn)業(yè)鏈
EDA產(chǎn)業(yè)鏈上游為設(shè)備與系統(tǒng),其中硬件設(shè)備主要包括服務(wù)器、網(wǎng)絡(luò)設(shè)備、電腦設(shè)備。系統(tǒng)主要為操作系統(tǒng)、開(kāi)發(fā)工具、輔助性軟件。中游為EDA工具,主要包括模擬設(shè)計(jì)類工具、數(shù)字設(shè)計(jì)類工具、晶圓制造類工具、封裝類工具、系統(tǒng)類工具。下游應(yīng)用領(lǐng)域?yàn)榧呻娐吩O(shè)計(jì)、集成電路制造、集成電路封測(cè)。
資料來(lái)源:中商產(chǎn)業(yè)研究院整理
EDA產(chǎn)業(yè)鏈以上游高性能硬件集群(算力>10TFLOPS/節(jié)點(diǎn))與定制化軟件系統(tǒng)(Linux內(nèi)核實(shí)時(shí)響應(yīng)<10μs)為基座,中游全流程工具鏈覆蓋模擬設(shè)計(jì)(SPICE仿真精度±0.1%)、數(shù)字實(shí)現(xiàn)(時(shí)序優(yōu)化頻率↑15%)、制造良率(缺陷預(yù)測(cè)>90%)及先進(jìn)封裝(TSV孔徑≤5μm),強(qiáng)力支撐下游集成電路從設(shè)計(jì)(百億級(jí)晶體管集成)到制造(7nm良率>95%)、封測(cè)(CoWoS成本↓30%)全環(huán)節(jié);未來(lái)發(fā)展聚焦AI驅(qū)動(dòng)設(shè)計(jì)(自動(dòng)布局效率提升50倍)、云原生架構(gòu)(分布式仿真提速100x)、多物理場(chǎng)融合(電熱力耦合誤差<3%),亟需突破國(guó)產(chǎn)替代(14nm以下工具自主率>80%)、異構(gòu)集成(3DIC熱管理精度±1℃)及安全性(IP防篡改認(rèn)證)三大瓶頸,以應(yīng)對(duì)3nm以下工藝與Chiplet技術(shù)爆發(fā)需求。
資料來(lái)源:中商產(chǎn)業(yè)研究院整理